欧美成人黄色网_欧美精品久久_国产在线一区二区三区_免费视频久久久_亚洲二区视频_欧美大片免费高清观看

IEEE日前宣布,已經批準了面向硬件描述語言SystemVerilog和Verilog的標準。

其中,Verilog標準IEEE 1364-2005是對現有標準的修訂。IEEE表示對Verilog語言標準的修訂解決了幾大難題,并對錯誤進行了更正。而SystemVerilog,IEEE 1800據稱擴展了用于芯片設計的主導語言Verilog,針對電子系統和半導體設計日益增加的復雜性。

IEEE表示,IEEE SystemVerilog 1800標準提高了硬件設計、規范、仿真和驗證的生產率,尤其是對高門數、基于知識產權(IP)總線密集的芯片。它基于Accellera標準組織的SystemVerilog 硬件描述和驗證語言(HDVL)。

“IEEE 1800增強了Verilog HDL,使其保持在行業的前沿位置?！盨ystemVerilog 1800工作組兼Verilog 1364主席Johny Srouji表示?！八峁┝烁鼜姶蟆⒓啥雀摺⒏喚毜脑O計與驗證語言,使工程師能應對更復雜的設計配置,如較深的流水線、更強的邏輯功能和更高級別的設計抽象描述,而采用較少的寄存器傳輸級代碼?！?/p>

Accellera也發表了一份聲明,贊揚了IEEE批準SystemVerilog標準?！芭鷾蔬^程得以加快是因為EDA工具供應商、半導體和系統公司、Accellera 與IEEE之間的緊密合作?！?Accellera主席Shrenik Mehta表示。“標準的通過表明業界可以為整個設計和驗證界的利益,朝著共同目標通力合作?！?/p>

IEEE表示,SystemVerilog和Verilog IEEE標準將由IEEE提供,可通過IEEE標準在線訂購。