發布日期：2022-07-15 點擊率：39
Cadence設計系統公司日前推出一種據稱對無線設計領域具有深遠影響的新功能,使該領域的芯片設計者和制造者們對混合信號及射頻設計擁有更加深刻的洞察力。Cadence公司的該項新技術基于Virtuoso全定制設計平臺,其中包括了Cadence最新的射頻提取技術、針對無線芯片設計的兩個新設計流程、工程服務以及經過硅驗證的IP,并整合了來自業界領先的合作伙伴Agilent、CoWare、Helic和 Mathworks等公司的技術。使用該項新技術,可以減少設計反復,并縮短產品上市時間。
2004年12月份的《國際商務策略》報告指出,寄生效應是導致無線領域設計失敗的主要原因。這些問題直接地體現在系統/集成電路流程中,而在以Assura RF產品為標識的射頻集成電路流程中,Cadence新技術為射頻設計提供了完整的提取能力。
“Virtuoso射頻集成電路流程是該領域內一個顯著的進步,對于無線領域設計師來說,它在縮短產品上市時間方面具有現實意義。Cadence使用真實世界設計方法,能夠簡化整個射頻集成電路設計過程,從而增強了我們成功的信心,同時確保了新技術的快速實現和采納。我們期待在該領域內能夠繼續同Cadence公司合作。”英飛凌科技公司(Infineon Technologies)模擬設計方法部主管Werner Geppert博士表示。
基于無線局域網設計IP,包含在Cadence無線技術中的兩個新設計流程在注重整個射頻及模擬/混合信號設計過程的同時,對集成電路實現和整體系統設計直接起到銜接的作用。這些流程能夠在系統環境中驗證無線集成電路的設計,并對射頻、模擬和數字領域進行同步驗證。
由于這些流程整合了來自Cadence合作伙伴的技術,因此使無線設計更加流暢簡潔。其中,使用Cadence Virtuoso AMS Designer的設計師可以同系統設計團隊協同工作,使用經過驗證的CoWare公司SPW產品的無線標準庫。此外,通過將Virtuoso AMS Designer和MathWorks公司的Matlab/Simulink工具整合,設計者能夠更加有效地將設計從系統級轉到集成電路級。不僅如此,該流程還包括了Agilent公司的經過驗證的射頻設計及測試技術RFDE、Momentum和Ptolemy,以及Helic公司的VeloceRF產品(該產品是一個先進的電感設計解決方案,能夠將射頻集成電路設計周期相關錯誤最小化)。
那些追求快速無線流程的設計師,也可以從Cadence無線工程服務中得到相應的益處。這些功能包括從工藝設計套件(PDK)的自動開發和定制流程實現到全芯片設計及提供鏈管理。對于特定的無線應用,也可通過利用經過產品驗證的IP縮短設計周期。
“Cadence公司期望同無線設計師和商務領導者更加緊密地團結協作,因為我們正致力于擴大這些產品在市場上的份額。通過擴展Virtuoso平臺的能力以及同公認的業界領先者們合作,我們目前能夠提供一個良好整合的平臺,以幫助客戶避免代價高昂的芯片重制(re-spin)并縮短產品上市時間。”Cadence公司副總裁兼Virtuoso事業部總經理Felicia James如是說。
Cadence將通過組織客戶專題討論會和提供可下載的流程工具包的方式,提供上述無線設計新功能。
