發布日期：2022-07-15 點擊率：11
在設計驗證大會(DVCon)的一場研討會上,專家探討了復用半導體IP驗證的現狀。
由Cadence公司首席架構師Ted Vucurevich主持的討論會上,他也提出了多種可能的改進。
“我們知道,典型90納米SoC設計如今成本已接近2500萬美元。70%的費用將耗費在驗證方面,不僅僅是功能驗證,而是所有方面的驗證。當今減少總體成本唯一有效的方法是設計復用。問題就變成了如何驗證所需復用的IP。”
富士通實驗室的Iwashita強調了這個問題的嚴重性。他說,設計人員必須從旁證來取得IP功能的形式描述,以精確覆蓋驗證指標。他講述了該公司采用接口IP文檔提取有限狀態機形式的可執行規范。該模型用于評估IP及其文檔和所提供的測試基準。
iReady公司的Michael Beaver警告說,當今大多數軟IP不是硬代碼,而是通過配置輸入產生代碼。每一個配置產生的代碼都不同。
