發布日期：2022-07-14 點擊率：37
Mentor Graphics公司日前宣布正式推出其可擴展驗證平臺,據稱它集成了對業界最新標準的支持、新型驗證工具以及“面向驗證的設計”方法,它最大限度縮短了需要耗費大量時間的功能驗證周期,避免了昂貴的集成電路重新設計。
Mentor表示,可擴展驗證平臺包含了驗證工具多項新的增強內容,使得驗證工作盡可能在設計的最初階段開展?？蓴U展驗證平臺以ModelSim仿真器為核心,Modelsim5.8的能力已經得到了顯著擴展,為復雜的專用集成電路(ASIC)和片上系統(SoC)設計提供高速、高效的系統級驗證和糾錯環境。
Mentor強調,其可擴展驗證平臺是目前EDA廠商所能提供的最全面的功能驗證工具平臺。該平臺率先向現有和新興的設計語言提供標準支持?DVerilog 2001、VHDL、SystemVerilog(3.1版本第一階段)、SystemC 2.0.1(包含SystemC Verification Library 1.0)以及Property Specification Language 1.0(PSL)。該平臺還包含了新版VStation硬件加速仿真系列StationTMPRO以及新一代的testench硬件實現技術?DVStationTMTBX,它不僅簡化了testbench的創建,而且還能夠通過硬件輔助驗證的應用實現性能加速。
此外, MathWorks公司推出的最新產品Link for ModelSim據稱在業界第一個實現了Simulink、MATLAB與HDL仿真器(Modelsim)直接連接,為快速創建及驗證系統級的testbench提供了實現的可能。
Mentor公司副總裁兼驗證及測試部總經理Robert Hum說:“只要我們的產品開發流程架構在把驗證作為設計的后續流出來對待,驗證危機就將繼續下去。Mentor Graphics公司擁有‘Design for Verification’的獨特技術,它成功實現了跨越多個層次的抽象和系統級的testbench。這使得設計者能夠在整個設計流程中對其工作成果開展即時驗證,避免了傳統的驗證問題,需要在設計完成后才開始調試、糾錯。從而能夠降低糾錯成本,縮短糾錯時間?！?
新產品鑄就可擴展驗證平臺基礎
Mentor公司強調,可擴展驗證平臺基礎在于此次宣布的4項新產品,首先是ModelSim 5.8為業界各種標準提供了最好的支持,其中包括VHDL、完整的Verilog 2001技術規范、SystemVerilog(v3.1版第一階段)、SystemC 2.0.1以及PSL 1.0。ModelSim的業界領先的糾錯環境得到進一步增強,它提供了統一的用戶界面,支持上述所有標準,對混合語言仿真的集成和糾錯工作進行了簡化。一個內置斷言引擎確保PSL斷言的快速驗證和集成糾錯。對Verilog語言仿真的性能和容量也同樣得到了大幅改善,較5.7版本提高2-4倍。
其次是,VStationPRO是Mentor Graphics業界領先Vstation驗證平臺的第6代產品,能夠對 Gates至120M Gates的設計開展驗證。VStationPRO提供了靈活而又強勁的驗證性能,能夠將軟件仿真需要耗時幾周甚至數月的驗證工作在幾秒鐘之內完成。運用In-Circuit模式,VStationPRO提供實時驗證性能,使設計人員在付諸制造之前就能夠確信其設計將在真實應用環境中勝任工作。
再次是,VStationTBX提供了從軟件仿真到硬件加速所需要的可擴展testbench創建方法,從而提高設計效能。這款新產品能夠將行為級HDL實現的testbench編譯至Vstation硬件測試臺中,消除了基于硬件輔助驗證的、傳統的協同驗證方法效能瓶頸。與VStationPRO硬件仿真器連接,VStationTBX能夠使設計人員在驗證工作中采用行為級HDL,從而將生產力提高2-5倍。運用VStationTBX,設計人員可以創建超快速transaction-level testbenches,后者能夠將HDL回歸測試時間縮短20-30倍,并全面提升系統級驗證性能,與軟件仿真相比速度加快1萬倍。
最后是,來自MathWorks的Link for ModelSim能夠幫助設計人員在業界率先實現將原先針對MATLAB和 Simulink編寫的大量IP與HDL驗證環境連接起來。設計人員現在可以利用MATLAB或Simulink的“golden”模型對該設計的HDL實現開展驗證。而且,創建系統級testbench的設計人員現在也可以最大限度地利用MathWorks系列工具所提供的內容豐富的庫單元及其建庫能力。
Mentor強調,這些新擴展的技術引擎將其驗證產品的應用范圍擴大到模擬/混合信號設計、形式驗證和協同驗證領域,為復雜的SoC和納米設計提供了全面的驗證平臺。
在所有工具之間實現可擴展性
Mentor Graphics可擴展驗證平臺包含的系列產品可以實現從HDL仿真到In-Circuit驗證的全面的驗證解決方案。不同的產品提供了不同的驗證特性,比如驗證時間、驗證效能、驗證容量、糾錯能力和驗證成本等。它允許設計團隊針對亟待執行的驗證任務采用最優化的解決方案。Mentor Graphics可擴展驗證平臺由據稱多個“業界最佳的技術組成:ModelSim 仿真環境、Seamless硬件/軟件協同驗證平臺、ADVanceMS模擬/混合信號驗證平臺、FormalPro等效性檢查以及VStation和Celaro硬件仿真平臺等。
在各提取層次之間實現可擴展性
隨著設計規模的不斷增大,在設計完成之后再行開展驗證已經不在有效可行。Mentor Graphics公司通過采用高抽象級別的模型和transactors,在設計流程的最初階段就開始進行驗證。C、C++、SystemC、SystemVerilog、MATLAB或Simulink等多種語言實現的高抽象級別原型為結構設計階段就開展驗證提供了可能,這些高抽象級別原型還可在整個設計流程中作為testbench加以重復使用。這樣就能夠及早發現根本性設計錯誤,并及早實現低成本糾錯。
運用Mentor Graphics公司的Seamless協同驗證環境,設計人員可以在設計初期創建各種功能原型,并在整個驗證周期中加以使用,這些原型可用于創建testbench,幫助設計人員檢查某項低層次的實現是否滿足較高層次模型的功能要求。Mentor Graphics公司支持ModelSim仿真、Seamless協同驗證以及VStation/ Celaro硬件驗證平臺中常見的所有testbench。
新型VStationTBX平臺允許設計人員選擇任一HDL語言,創建testbench并用于硬件輔助驗證環境之中。設計人員可以對HDL、標準C和基于transaction的testbench進行混合,創建靈活的testbenches在仿真和硬件加速仿真中運行。
基于斷言的驗證
基于斷言的驗證幫助設計人員迅速準確地定位錯誤所在。斷言允許設計人員將語句嵌入設計之中,設計人員根據對某段設計的意向行為做出的假設進行說明。從傳統的糾錯行為假設錯誤能夠在整個設計中傳播到輸出端口并能被捕獲,設計人員不得不花大量的時間來嘗試確定問題出現在什么地方。斷言則能夠在錯誤發生時將其及時捕獲,允許設計人員迅速明確發生錯誤的設計段落,從而大大簡化了糾錯工作。斷言也可以捕獲意料之外的錯誤,并非測試目標的代碼在測試時產生不希望的動作。
隨著PSL標準的出現,人們采用上述基于斷言進行仿真的興趣與日俱增。ModelSim環境包括的新型斷言引擎能夠最大限度利用PSL和SystemVerilog斷言的功能。
