美女网站一区二区_在线观看日韩毛片_成人在线视频首页_欧美精品一区二区三区久久久_国产精品亚洲一区二区三区在线_日本免费新一区视频_日本美女一区二区三区_精品亚洲成a人_久久不见久久见免费视频1_91首页免费视频_欧美一区二区在线看_91精品91久久久中77777_天堂蜜桃一区二区三区_av在线一区二区_欧美不卡一区二区_欧美影视一区二区三区

邏輯分析儀是分析待測裝置(DUT)數位信號的常用工具，這使其必須正確地標示所有匯流排與信號，例如，如果DUT有8位元的資料匯流排、8位元的定址匯流排，以及另外8位元的控制信號，若僅是將信號標示為Sig1到Sig24，則使用者將無法瞭解這些軌跡的內容。 

設定匯流排與信號時如果發生錯誤將造成極高的成本負擔。例如，如果兩組控制信號互換，則使用者可能會獲得錯誤的結論，以為其DUT不正常運作，并嘗試修復不存在的問題。 

很容易想像如果使用者必須手動指定哪個邏輯分析儀頻道對應每個信號的情況下，將很容易出錯，尤其是當信號量極大時。同時，在邏輯分析儀上設定50組以上的信號并非不常見，尤其有可能要設定上千組信號。因此，設定邏輯分析儀上的匯流排與信號是數位除錯的關鍵作業。幸運的是，現有的策略已經可以大符簡化這個流程，并降低錯誤發生的機會。 

浮動導線的「一次一個」法 

浮動導線是邏輯分析儀與DUT之間的傳統連接方式。每組導線會將DUT中的單一信號連接到邏輯分析儀中的單一頻道。避免錯誤的最佳方法是指派兩名工程師，一位從事浮動導線與個別信號間的實體接線作業，另一位則負責設定邏輯分析儀GUI中的信號。圖1為Agilent 16900A邏輯分析儀中匯流排/信號設定標籤的范例畫面。第一位工程師坐在附有原理圖的DUT前，如此他們才知道每個信號的實際位置。每當他們連接一組導線時，他們會報出邏輯分析儀接線盒、頻道與信號名稱。第二位工程師立刻將每個信號輸入GUI，并回報邏輯分析儀接盒、頻道與信號，讓第一位工程師進行驗證，并繼續這個程序直到所有信號都設定完畢為止。 

一次輸入一組信號的過程可能有點繁雜，但這是因為匯流排的每個位元都必須以正確的順序輸入(換句話說，不可以突然切換匯流排中的第一與第二位元)。邏輯分析儀GUI提供位元順序模式，可讓整個輸入匯流排位元的過程變得較為簡單。在這個個案中，當使用者輸入每個匯流排位元時，位元數便會增加，如圖2所示。注意，匯流排的該位元數也會清楚地出現。 

使用浮動導線時，驗證設定是否正確是非常重要的工作。最簡單的方法是啟動DUT，并觀察匯流排/信號設定頁籤中的活動指標。注意圖3的紅色雙箭頭，這些表示信號在高與低之間移動?；顒又笜耸且环N快速方法，可判斷電氣連接的所有信號是否良好(浮動導線滑落的情況常常發生)。同時，活動指標可以清楚地指出頻道是否設定錯誤，因為未使用的頻道可能會出現活動。 

匯流排/信號設定頁籤中的另一種簡易測試方式是，檢查每個匯流排與信號的寬度，如圖1最左欄所示。因為匯流排寬度為已知，因此很容易發現「差一個」的錯誤，例如17位元的匯流排，而不是16位元。最后的驗證是開啟DUT執行邏輯分析儀，并將其觸發器設為「立即」。然后，驗證邏輯分析儀上所顯示的每個信號形狀是否恰當。 

接頭 

無法利用浮動導線探測的零件已愈來愈常見，也因為這個因素，接頭成為更普及的探測方式。所謂接頭，是放置在DUT上的某個零件，可以加速與邏輯分析儀之間的連線，同時，工程師可以將感興趣的信號配送到接頭的接腳，而邏輯分析儀探棒則直接插入接頭，目前邏輯分析儀接頭的范例為Mictors與Samtecs。 

近來，業者推出許多新型的「無接頭式」探棒，而這些「無接頭式」探棒可以填塞到DUT，而非接頭，而且它們比接頭擁有更小的電氣影響。然而，針對討論的目的，接頭與無接頭式探棒都會造成相同的匯流排與信號設定問題。 

當接頭與焊墊解決了浮動導線所無法提供的電氣信號存取之際，同時也出現一個間接性的問題。設計DUT的工程師知道該將哪些信號送到接頭的接腳，因為他們會出現在DEA工具(如Agilent EEsof的ADS2004A)所產生的原理圖。但是，邏輯分析儀需要定義邏輯分析儀頻道中的匯流排與信號，而不是接頭接腳中的信號，而接頭接腳與邏輯分析儀頻道間的對應并不明顯，圖4能仔細地說明此問題。DUT上有個Mictor接頭，名為J1，工程師將信號由DUT的另一個零件配送到接頭的接腳，并讓邏輯分析儀可以取得這些信號(此范例中，假設圖4匯流排ADDR的位元0會被送到接頭J1的第38支接腳)。 

在圖5中，Mictor探棒插入接頭J1。探棒插入2個邏輯分析儀接盒：A1與A2。A1插入「Odd」接盒接線，A2插入「Even」接盒接線(「Odd」與「Even」是Agilent E5346A Mictor探棒判斷兩個接盒接線的方式)。每個邏輯分析儀接盒含有頻道0到15，加上一個時脈頻道。除了電源與接地接腳之外，此探棒每個接腳與邏輯分析儀頻道間都有一個1對1的對應關係。例如，接頭J1(J1-5)的第38支接腳會連接到接盒A1的頻道0，因為這個接盒被接入E5346A探棒的「Odd」接盒接線。接頭接腳與邏輯分析儀頻道間的完整對應關係，則於邏輯分析儀的探棒文件中說明。 

這圖4與圖5清楚地說明如何將信號傳送到接頭接腳，以及如何將接頭連接至邏輯分析儀。然而，匯流排與信號仍必須透過匯流排/信號設定頁籤來定義。這表示工程師仍必須將接頭接腳轉為相對的邏輯分析儀頻道。接頭接腳與邏輯分析儀頻道間的完整對應關係於邏輯分析儀的探棒文件中有說明，因此工程師必須花時間找到適當的文件，并手動進行接頭接腳與邏輯分析儀頻道的轉換。這個程序可以隨處進行，由數分鐘到數天，視頻道個數而定(一位工程師告訴我，那曾經花了他2個星期才完成此特別復雜系統的作業)。 

不過若舉Agilent 16900A為例，其將接頭接腳與邏輯分析儀頻道對應關係置入邏輯分析儀GUI本身中，則可以簡化此問題。工程師先指定下列已經備妥的資訊： 

?所用的探棒型號(這定義DUT的接頭類型) 

?接頭原理圖使用的名稱(以區別不同的接頭) 

?連接到探棒的邏輯分析儀接盒 

提供這些資訊后，邏輯分析儀才可以在匯流排/信號設定頁籤中顯示出每個邏輯分析儀頻道的接頭接腳。這表示工程師不需要進行手動轉換，因為邏輯分析儀允許匯流排與信號規格可以採用工程師由原理圖中所直接讀到的資訊。這將大大地簡化整個程序，并降低錯誤機會。圖6表示定義E5346A Mictor探棒的范例，而圖7表示匯流排/信號設定頁籤中所顯示的接頭接腳。為確保最佳可能驗證，有個接腳對應視窗會嘗試著模仿原理圖，圖8則為范例，并注意，其與圖4的相似性。 

由ASCII Netlist匯入匯流排與信號 

當匯流排/信號設定頁面中的接頭接腳畫面簡化此流程的同時，仍存在數個手動操作步驟，如輸入匯流排/信號名稱與選擇正確的接腳。這會花一些時間，也可能導致錯誤。最好的方法是可以直接將由EDA工具所產生的ASCII Netlist匯入匯流排與信號的資訊。從連線匯入資料，這個程序會變成全自動化，而且安全。 

ASCII Netlists含有接頭接腳的信號對應(即使也有許多其他內部連線資訊)。每個接頭接腳都會以檔案及格式「J1-38」來辨識，其中J1是接頭，而38是接腳。選定上述所介紹的方法來定義探棒，則可能可以針對這些信號，辨識出對應至外部接腳與邏輯分析儀的信號。因此，設定匯流排與信號就變成非常簡單，只需定義邏輯分析儀的探棒，然后指定要匯入的連線檔案即可。 

以范例說明，考慮ASCII連線的下列數行：NET /ADDR(0) J1-38 

這表示ADDR的位元0對應至接頭J1的接腳38。假設使用者將J1定義為連接至E5346A邏輯分析儀探棒，而接盒A1接入Odd接線，則信號會被連接至接盒A1的頻道0。 

這個相同的程序也可以適用於連線中的所有信號，即使可能有些信號沒有對應到已經定義的接頭，這些信號會被忽略，因為他們無法被送至外接接腳。簡而言之，匯入ASCII連線會將匯流排與信號的定義直接由EDA工具傳送到邏輯分析儀。 

FPGA動態探棒 

目前所描述的方法都僅能處理可外部存取的探測信號，而FPGA動態探棒，如Agilent B4655A則能允許使用者特測內接至FPGA的信號。這可以利用在FPGA中放置MUX來達到，以便將各內部信號傳送到除錯接腳。透過JTAG與MUX溝通，B4655A允許工程師選擇要將哪組內部信號送到除錯接腳。同時會自動設定邏輯分析儀中的匯流排與信號。簡而言之，B4655A讓邏輯分析儀GUI得以快速地(以秒計)在不同內部信號之間切換。 

測量：匯流排與信號的設定很重要利用邏輯分析儀進行位數除錯

探棒摘要 

前述內文中所提的設定匯流排與信號方法都著重于以目前的探測方法來設定匯流排與信號，但是，如果使用者必須由邏輯分析儀中拔除其DUT，以便讓另一個工程師使用，他可能會經常需要重新將探棒以相同的方式重新連接，如此儲存於其邏輯分析儀檔案中的匯流排/信號設定才能繼續使用。 

所以邏輯分析儀的探棒摘要功能是針對簡化此程序而設計的，而探棒摘要的目的是告訴使用者，如何在目前的匯流排/信號設定基礎下，連接探棒。例如，在圖9中，探棒摘要告訴使用者如何利用浮動導線(沒有連接已定義探棒的匯流排或信號會被假設是透過浮動導線所連接的)連接匯流排與信號。可以列印這個畫面，以便更簡易地重新連接浮動導線。 

這個探棒摘要同時也說明了如何如圖10所示地，重新連接探棒。在這個范例中，E5346A探棒可以重新連接至稱為J1的接頭與連接至Odd接盒接線的接盒A1，及連接至Even接盒接線的接盒A2。 

邏輯分析儀新探測方法大幅 

簡化匯流排與信號的設定 

當邏輯分析儀的新探測方法出爐時，新的設定匯流排與信號策略也會同時出現。即使邏輯分析儀長久以來都被認為很難設定，幸運的是，邏輯分析儀的加強功能可以透過新的策略(如顯示接頭接腳、匯入ASCII Netlist、FPGA動態探測及探棒摘要)等，已經可以大幅簡化匯流排與信號的設定。 

總而言之，這些加強功能讓設定匯流排與信號的工作變得容易許多，這可減輕利用邏輯分析儀辨識數位除錯問題的負荷。