發布日期：2022-10-18 點擊率：61
低噪聲放大器的兩種設計方法
低噪聲放大器（LNA）是射頻收發機的一個重要組成部分，它能有效提高接收機的接收靈敏度，進而提高收發機的傳輸距離。因此低噪聲放大器的設計是否良好，關系到整個通信系統的通信質量。本文以晶體管ATF-54143為例，說明兩種不同低噪聲放大器的設計方法，其頻率范圍為2～2．2 GHz；晶體管工作電壓為3 V；工作電流為40 mA；輸入輸出阻抗為50 Ω。
1、定性分析
1.1、晶體管的建模
通過網絡可以查閱晶體管生產廠商的相關資料，可以下載廠商提供的該款晶體管模型，也可以根據實際需要下載該管的S2P文件。本例采用直接將該管的S2P文件導入到軟件中，利用S參數為模型設計電路。如果是第一次導入，則可以利用模塊S-Params進行S參數仿真，觀察得到的S參數與S2P文件提供的數據是否相同，同時，測量晶體管的輸入阻抗與對應的最小噪聲系數，以及判斷晶體管的穩定性等，為下一步驟做好準備。
1.2、 晶體管的穩定性
對電路完成S參數仿真后，可以得到輸入／輸出端的mu在頻率2～2．2 GHz之間均小于1，根據射頻相關理論，晶體管是不穩定的。通過在輸出端并聯一個10 Ω和5 pF的電容，m2和m3的值均大于1，如圖1，圖2所示。晶體管實現了在帶寬內條件穩定，并且測得在2．1 GHz時的輸入阻抗為16．827-j16．041。同時發現，由于在輸出端加入了電阻，使得Fmin由0．48增大到0．573，Γopt為0．329∠125．99°，Zopt=（30．007+j17．754）Ω。其中，Γopt是最佳信源反射系數。
1.3、制定方案
如圖3所示，將可用增益圓族與噪聲系數圓族畫在同一個Γs平面上。通過分析可知，如果可用增益圓通過最佳噪聲系數所在點的位置，并根據該點來進行輸入端電路匹配的話，此時對于LNA而言，噪聲系數是最小的，但是其增益并沒有達到最佳放大。因此它是通過犧牲可用增益來換取的。在這種情況下，該晶體管增益可以達到14 dB左右，Fmin大約為0．48，如圖3所示。
另一種方案是在可用增益和噪聲系數之間取得平衡，以盡可能用小噪聲匹配為目標，采用在兼顧增益前提下的設計方案。在這種情況下該晶體管增益大約為15 dB左右，Fmin大約為0．7（見圖3）。這個就是本文中提到的第2種方案。
2、以最佳噪聲系數為設計目標方案的仿真
2.1、輸入匹配電路設計
對于低噪聲放大器，為了獲得最小的噪聲系數，Γs有個最佳Γopt系數值，此時LNA達到最小噪聲系數，即達到最佳噪聲匹配狀態。當匹配狀態偏離最佳位置時，LNA的噪聲系數將增大。前面定性分析中已經獲得Γopt=0．329∠125．99°，以及對應的Zopt=30．007+j17．754 Ω。下面可以利用ADS的Passive Circuit／Micorstrip ControlWindow這個工具，自動生成輸入端口的匹配電路。
在原理圖中添加一個DA_SSMatehl的智能模塊，然后修改其中的設置：F=2．1 GHz，Zin=50 Ω。值得注意的是，利用該工具生成匹配電路時，Zload是Zopt的共軛。設置完畢后，再添加一個MSub的控件，該控件主要用于描述基板的基本信息，修改其中的設置為H=0．8 mm，Er=4．3，Mur=1，Cond=5．88×107，Hu=1．0e+33 mm，T=0．03 mil。設置完后，即可進行自動匹配電路的生成，結果電路如圖4所示。
將輸入匹配電路添加到圖1后再進行S參數的仿真。可以看到，最佳噪聲系數Γopt的位置由于輸入匹配電路的加入而成功匹配到50 Ω的位置。
2.2、輸出端匹配電路設計
根據最大功率增益原則進行輸出端匹配電路的設計（考慮到輸出穩定電路的存在，對輸出阻抗的影響，在進行輸出阻抗測量時要把穩定電路計算在內），即將輸出阻抗（Zopt=8．055-j8．980，如圖5所示）使用上述的方法匹配到50 Ω。得到的輸出端匹配電路如圖6所示。
2.3、仿真結果
觀察最后的仿真結果可以看到，增益為14．4 dB；噪聲系數為0．586，這與穩定后的晶體管最佳噪聲系數0．573非常接近，且增益平坦度低，穩定性能優異。具體性能指標如圖7所示。
3、以噪聲系數為主兼顧增益為設計目標方案的仿真
3.1、輸入匹配電路設計
如果選擇基板材料為環氧玻璃FR-4基板，介電常數為4．3，厚度為0．8 mm，則2．1 GHz時的晶體管輸入阻抗為1 6．827-j16．041。采用上述匹配電路生成方法，輸入匹配電路采用ADS設計向導中的單支節模塊來設計。可以很快得到圖8中的匹配電路。如圖9所示，圖中m6=50（0．927+j0．001）。與50 Ω的非常接近，所以得出的輸入端匹配情況比較合理。
3.2、輸出匹配電路設計
在完成輸入匹配電路設計之后，可以對輸出匹配電路進行設計。在此充分發揮CAD軟件的優勢，借助優化的方法來實現。基本過程如下：
將輸入匹配電路的結果添加到圖10中，并在晶體管輸出端添加如圖所示的微帶。調出優化控件，并將優化的目標設置為dB（S（11））為-20，dB（S（22））為-15。
在優化開始時，先將TL1，TL2，TL3寬度設置為61．394 mil，這是為了保障在考慮到板材、板材厚度等因素下微帶線的特性阻抗為50 Ω。預設TL1，TL2，TL3的長度，優化一次后，刷新結果，觀察各種圖表的指標是否更好，數值是否達到設置的最大值，如果達到最大值，再次改變設置值重新優化。反復多次后，將會達到再次改變這幾個數值，若改變后對于各種指標作用不大，可以嘗試改變電阻和輸入匹配的數值再進行優化。
通過多次調試發現，R1設為15 Ω，以及加上TL7后，增益和噪聲系數以及輸入輸出駐波比效果更好。仿真電路原理圖及優化控件和目標控件如圖10所示。
3.3、仿真結果
觀察最后的仿真結果可以看到，增益為15．816 dB；噪聲系數為0．708，該指標均比定性分析時的都要好，其他性能指標如圖11所示。
低噪聲放大器設計實例
低噪聲放大器的設計步驟
一、直流分析與偏置電路設計
1、從ATF-331M4的說明文檔如圖1可以看出，2GHz下它在VDS為4V、Id為40-80mA時噪聲系數在0.6左右，且增益去到15dB以上，符合設計要求。為使增益盡可能地大，故確定晶體管的偏置VDS=4V，Id=80mA；
2、從Avago的官網下載ATF-331M4的模型，并在ADS2015.01下如圖2進行直流分析，以確定偏置VGS的電壓。由于ATF-331M4有兩個源端，為使每個源端電流為80mA，故應選擇Id約為160mA的柵極電壓。由直流仿真結果可得VGS約為-0.35V；
3、確定靜態工作點后則可設計偏置電路。本來ADS中有一個“DA_FETBias”的控件工具可以方便地設計偏置電路，但由于需要將晶體管的柵極電壓偏置于負電壓，這個工具便難以勝任，故只能手動設計偏置電路。使用+5V和-5V的雙電源和標稱電阻值，可計算出分壓器的兩個電阻分別為130Ohm和150Ohm時柵極電壓約為-0.35V。由于漏極電流約為160mA，要使漏極電壓為4V時可計算出漏極電阻約為6.2Ohm。最后得到電路圖及直流仿真結果如圖3示。
二、穩定性分析
1、向電路圖中加入3.9nH的扼流電感L1、L2，3.9pF的旁路電容C1、C2和22nH的隔直電容C3、C4后，再在輸入和輸出端加入50Ohm的Term控件，以及StabFact和MaxGain控件，進行S系數仿真。如圖4可見此時穩定系數K在2.4GHz下為0.848，電路不穩定，同時電路在2.5GHz時MaxGain為17dB。
2、為使系統穩定，故如圖5a在源端處添加微帶線作電感引入負反饋。同時使用變量控件調節微帶線的長度反復仿真。最后得到長度在1.2mm時穩定系數K在2.4GHz下為1.002，系統穩定，但MaxGain降低至13.8dB。
三、噪聲系數圓和輸入匹配
1、進行噪聲仿真并畫出NFmin參數，如圖6可見在2.4GHz時NFmin為0.435dB。接下來就是要設計一個適當的輸出匹配網絡來實現最小噪聲系數；
2、畫出噪聲圓和增益圓如圖7所示。其中M4為增益最大的輸入阻抗，增益為14.406；M5為噪聲最小的輸入阻抗，最小噪聲系數為0.435dB。但兩者并不重合，需要在這兩者之間權衡考慮。對于低噪聲放大器，尤其是第一級放大器，首要考慮的是最小噪聲。所以選用M5點的阻抗即32.781-j9.934作為輸入端的阻抗進行匹配。此時增益約為13.206dB，仍然符合設計要求；
3、如圖8使用Smith圓匹配工具DA_SmithChartMatch進行輸入阻抗匹配，生成使用微帶線的匹配網絡。再次進行仿真，可見此時噪聲圓的M5點正好匹配至50Ohm，且噪聲系數nf（2）在2.4GHz下與NFmin相等，即噪聲系數已經達到最優化；
4、如圖9將生成的匹配網絡放進電路圖中并移至隔直電容后，再使用LineCalc程序將微帶線轉換至實際長度后進行仿真。可見此時噪聲優化點已偏離50Ohm，同時噪聲系數nf（2）偏離最小噪聲系數NFmin。故使用微調工具對輸入匹配網絡的微帶線長度進行微調，使噪聲系數達到最優。
四、最大增益的輸出匹配
1、使用Zin控件測得輸出阻抗如圖10a為23.587+j3.46Ohm，即需要將輸出阻抗匹配與50Ohm匹配；
2、如圖10c使用Smith圓匹配工具DA_SmithChartMatch進行輸出阻抗匹配，生成使用微帶線的匹配網絡。再次進行仿真，圖10b可見此時輸出阻抗已非常接近50Ohm；
3、如圖11將生成的匹配網絡放進電路圖中并移至隔直電容前，再使用LineCalc將微帶線轉換至實際長度后進行仿真。此進輸出阻抗已偏離50Ohm。故使用微調工具對輸出匹配網絡的微帶線長度進行微調，使用輸出阻抗接近50Ohm。
五、電路整體微調
1、分別在正負電源處從電源開始加入1uF、0.01uF和10pF三個去耦電容后對電路進行仿真。圖12可見輸入駐波比VSWR（input）為1.832，大于1.5的設計要求，同時表示實際增益的S21為12.833dB，小于要求的13dB；
2、對電路微調的方法如下：
3、如圖13對各微帶線長度進行微調后最終得到的仿真結果如下。圖14可見VSWR（input）為1.445，VSWR（output）為1.239，均小于1.5，代表實際增益的S21為13.099，噪聲系數nf（2）為0.44，2.4GHz時的穩定系數為1.0，系統穩定，各參數都達到設計要求。
六、版圖設計
1、由于ATF-331M4模型中不帶版圖，故需自行繪制。根據說明書中的尺寸數據，繪制晶體管的版圖如圖15所示；
2、將所有元件導入到版圖中后手工布局和布線。分立元件之間的距離越小越好。最后得到版圖如圖16所示。
來源： 電子發燒友
下一篇： PLC、DCS、FCS三大控
上一篇： 2020年中國新建5G基站
