W181系列是Cypress公司2000年推出的新器件（W181-01/02/03），該系列結(jié)合了PLL擴展頻譜頻率合成的最新技術(shù)，通過一個低頻載波對輸出進行頻率調(diào)制，峰值EMI就會大幅度減弱。這種技術(shù)的應(yīng)用使得系統(tǒng)能通過難度越來越大的EMI測試，而不用采用昂貴的屏蔽措施或因通不過而重新設(shè)計。
---- 在系統(tǒng)中，EMI不僅在各類時鐘線路中發(fā)生減弱，還在所有與時鐘同步的信號中減弱。而且，使用此技術(shù)的好處也隨著系統(tǒng)中地址和數(shù)據(jù)總線數(shù)量的增加而不斷增加。
| 各引腳定義如表1所示： |
| 符號 | 引腳號SOIC | 引腳號TSSOP | 引腳類型 | 功能 |
| CLKOUT | 5 | 8 | 輸出 | 輸出調(diào)制后的頻率 |
| CLKIN或X1 | 1 | 2 | 輸入 | 連接晶振或外部基準頻率輸入 |
| 空腳或X2 | 2 | 3 | 輸入 | 連接晶振。若使用外部基準頻率，此端必須懸空 |
| SSON# | 8 | - | 輸入 | 擴展頻譜控制(低電平有效)。維持此低電平信號使內(nèi)部調(diào)制波形接通，進入擴展頻譜模式。此端有一個內(nèi)部下拉電阻 |
FS1
FS2 | 7,8 | 12,1 | 輸入 | 頻率選擇位1和2。此兩引腳用于選擇工作頻率范圍，見表2。其內(nèi)部有上拉電阻 |
| SS% | 4 | 6 | 輸入 | 調(diào)制帶寬選擇，見表3。用于選擇頻率的變化量及減少峰值EMI的程度大小 |
| VDD | 6 | 10 | P | 接3.3V或5V電源 |
| GND | 3 | 4 | G | 接地點 |
| NC | | 5,7,9,
11,13,14 | NC | 空腳，不連接 |
---- W181系列的主要特點有：在輸出端產(chǎn)生最優(yōu)的經(jīng)減弱的EMI時鐘信號；輸出頻率選擇；可向下擴展-1.25%或-3.75%的輸入；內(nèi)部集成了環(huán)路濾波器元件；3.3V或5V工作電壓；8引腳SOIC或14引腳TSSOP封裝。
| 表2頻率范圍選擇 |
| 引腳 | 頻率(MHz) |
| FS2 | FS1 | W181-01 | W181-02 | W181-03 |
| 0 | 0 | 28≤FIN≤38 | 28≤FIN≤38 | －－ |
| 0 | 1 | 38≤FIN≤48 | 38≤FIN≤48 | －－ |
| 1 | 0 | 46≤FIN≤60 | －－ | 46≤FIN≤60 |
| 1 | 1 | 58≤FIN≤75 | －－ | 58≤FIN≤75 |
---- 關(guān)鍵技術(shù)規(guī)范有：工作電壓：VDD=3.3V±5%或VDD=5V±10%；頻率范圍：28MHz≤Fin≤75MHz；晶振基準頻率范圍：28MHz≤Fin≤40MHz；周期偏差：300ps（最大）；可選擴展比率：-1.25%或-3.75%；輸出占空比：40/60%（最壞情況）；輸出上升及下降時間：5ns（最大）。
| 表3調(diào)制帶寬選擇 |
| SS％ | 輸出 |
| 0 | FIN≥FOUT≥FIN-1.25% |
| 1 | FIN≥FOUT≥FIN-3.75% |
---- 管腳排列與管腳功能
---- W181-01/02/03有8引腳SOIC封裝及14引腳TSSOP封裝，及其典型應(yīng)用電路框圖和三種封裝管腳排列如圖1所示。
---- 功能描述
---- W181采用了頻率鎖相環(huán)（PLL）技術(shù)來調(diào)制輸入時鐘，其結(jié)果是得到一個輸出時鐘，它的頻率可緩慢地掃過一個接近于輸入信號的窄帶。基本電路結(jié)構(gòu)如圖2所示。
---- 輸入基準信號通過分頻器除以Q后輸入到鑒相器中。來自VCO的信號被反饋分頻器除以P后也送到鑒相器中。PLL迫使VCO輸出信號的頻率發(fā)生變化直到被分頻后的輸出信號和被分頻的基準信號在鑒相器的輸入端匹配。輸出頻率等于基準頻率的P/Q的比例倍（注意：對于W181，輸出頻率等于輸入頻率）。擴展頻譜頻率時鐘發(fā)生的獨特性在于一個調(diào)制波形在輸入端經(jīng)過疊加才進入VCO中，這使得VCO的輸出能緩慢掃過預(yù)制頻帶。
---- 使用SSFTG進行頻率選擇
---- 在擴展頻譜時鐘發(fā)生中，EMI減弱要依靠整形、調(diào)制率和調(diào)制波形的頻率。當整形及調(diào)制波形的頻率由已定的頻率來確定時，調(diào)制的百分比就會有所不同。使用頻率選擇位（FS1及FS2）能設(shè)置頻率范圍。擴展率也被設(shè)到-1.25%之間。見表2。高擴展率加強了對EMI的減弱，然而，高擴展率卻可能會因為超過系統(tǒng)最大額定頻率或低于平均頻率而使性能受到影響。鑒于上述原因，擴展率多在0.5%--2.5%之間。
---- 擴展頻譜定時信號的發(fā)生
---- 使用擴展頻譜定時信號發(fā)生的好處如圖3所示。它表示出了一個時鐘諧波EMI的分布。將典型時鐘的EMI與Cypress擴展頻譜頻率定時信號發(fā)生的EMI進行比較。請注意典型時鐘中的尖峰信號，該尖峰信號使系統(tǒng)的準峰值EMI測試衰退。經(jīng)過頻譜擴展后，峰值能量將極大減少（至少8dB），因為能量通過一個更寬的帶寬散發(fā)了。
---- 調(diào)制波形
---- 對EMI減弱的調(diào)制波形的整形是很關(guān)鍵的。調(diào)制的方案用來實現(xiàn)最大減小EMI，如圖4所示。調(diào)制周期在X軸上以周期長度的百分比為單位。Y軸表示不同的頻率值，也是以總擴展頻率的百分比為單位。
---- Cypress的頻率選擇表通過兩種方法表示了調(diào)制百分比，第一種方法是將擴展頻帶表示成程序控制平均輸出頻率的百分比，關(guān)于程序控制平均頻率是對稱。這種方法通常見于在頻率擴展選擇表中使用的公式fcenter±XMOD%。第二種方法是指定最大的工作頻率和擴展頻帶作為其百分比。輸出信號從頻帶的低端掃向最大頻率。此方法的表達式為fmax-XMOD%。不論此表達式用在什么時候，都應(yīng)確保最大頻率不會超限。在時鐘以最大時鐘速度來驅(qū)動器件的應(yīng)用中，這一點是很重要的。
---- 應(yīng)用指南
---- 為了在系統(tǒng)應(yīng)用中發(fā)揮最佳性能，應(yīng)該用如圖5所示的電源去耦方案。
---- VDO去耦對于減少相位抖動和EMI幅射都是很重要的，0.1μF去耦電容的放置應(yīng)盡可能地接近VDD，否則布線的寄生電感會消去它的去耦能力。圖5中的10μF去耦電容應(yīng)是鉭電容。
<!-- 內(nèi)容 結(jié)
