0 引 言
時差測量廣泛應(yīng)用于定位、測頻、測時、測距等工程領(lǐng)域，例如：水聲定位、無線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)定位、雷達(dá)脈沖寬度測量等均對時差測量提出了高精度的要求。
目前，國內(nèi)外的時差測量方法主要有直接計數(shù)法、模擬內(nèi)插法和數(shù)字內(nèi)插法。直接計數(shù)法雖然電路簡單，量程大，但精度低，因此一般不單獨(dú)采用。模擬內(nèi)插法可以把計數(shù)法精度提高到皮秒量級，但由于基于電流的充放電技術(shù)，存在著線性度差、測量時間長、受溫度影響較大和電磁輻射大等問題。作為數(shù)字內(nèi)插法的一種，時間一數(shù)字轉(zhuǎn)換法因其具有測量精度高、速度快等優(yōu)點(diǎn)而受到國內(nèi)外的普遍重視。
TDC—GPl是德國ACAM公司生產(chǎn)的通用時間一數(shù)字轉(zhuǎn)換芯片，單通道測量精度為125 ps，雙通道精度可達(dá)250 ps，具有多種工作量程和工作模式。這里設(shè)計了基于時間一數(shù)字轉(zhuǎn)換器TDC—GPl和D889C450的單通道高精度時差測量系統(tǒng)，實(shí)現(xiàn)納秒級的時差測量。
1 TDC時差測量原理
時間一數(shù)字轉(zhuǎn)換(TDC)技術(shù)是利用信號通過邏輯門電路的絕對傳輸時間提出的一種新的時間間隔測量方法，測量原理如圖1所示。start信號和stop信號之間的時間間隔由非門的個數(shù)來決定，而非門的傳輸時間可以由集成電路工藝精確地確定。目前的CMOS工藝可以很容易實(shí)現(xiàn)102ps量級的門延遲時間，因而可以實(shí)現(xiàn)精密時間測量。
TDC—GPl是德國ACAM公司基于0．8μm CMOS工藝設(shè)計的一種通用型雙通道時間一數(shù)字轉(zhuǎn)換芯片，支持兩個工作量程，多工作模式，工作方式靈活。可精確測量時間、相位、頻率等物理量。主要技術(shù)特性如下：
(1)雙通道250 ps分辨率或單通道125 ps分辨率；
(2)每個通道可進(jìn)行4次采樣，排序可達(dá)8次采樣；
(3)兩個通道的分辨率完全相同，雙脈沖分辨率大約為15 ns；
(4)可再次觸發(fā)性兩個測量范圍：3 ns～7．6μs和60 ns～200 ms(需要前置配器，只能用單通道)；
(5)雙通道的8個事件可任意測量，沒有最小時間間隔限制，時間間隔有可能是負(fù)值；
(6)分辨率調(diào)節(jié)模式：通過軟件可對分辨率進(jìn)行適應(yīng)精確性調(diào)節(jié)；
(7)內(nèi)部最多可存儲4個校正值或8個非校正值，校正和控制時鐘的頻率在500 kHz～350 MHz之間(采用內(nèi)部前置配器其頻率最高可達(dá)100 MHz)；
(8)工作電壓：2．7～5．5 V，極低的功耗，可用電池驅(qū)動。
2 系統(tǒng)硬件設(shè)計
2．1 系統(tǒng)總體設(shè)計
時差測量系統(tǒng)原理框圖如圖2所示。
當(dāng)系統(tǒng)上電后，通過DS89C450單片機(jī)對TDC—GPl芯片進(jìn)行工作通道、工作模式選擇等初始化操作。當(dāng)接收到經(jīng)信號調(diào)理后的時差信號后，TDC—GPl按照預(yù)先的設(shè)置開始工作并將測量的結(jié)果存儲在相應(yīng)的結(jié)果寄存器中。當(dāng)測量結(jié)束后，單片機(jī)讀取測量結(jié)果并按照量程2中的時差計算公式完成相關(guān)的數(shù)據(jù)處理及顯示等功能。
在該系統(tǒng)中，主要采用TDC—GPl的量程2進(jìn)行設(shè)計。其測量時序如圖3所示。
在量程2中啟用了前置粗計數(shù)器，測量范圍在60 ns～200 ms之間，可測量多個停止信號與起始信號之間的時差，對結(jié)果進(jìn)行乘法運(yùn)算，不能直接計算停止信號之間的時差，只能給出校準(zhǔn)結(jié)果，因此寄存器0中的校驗(yàn)位必須被設(shè)置。
測量時間差計算公式為：
其中cc為前置粗計數(shù)器的計數(shù)值，period表示校準(zhǔn)時鐘周期。
2．2 微處理器電路
系統(tǒng)中采用MAXIM公司的超高速閃存微控制器DS89C450，它兼容于8051的引腳和指令系統(tǒng)，30 ns單指令周期，Dc～33 MHz工作頻率，適合于微型化系統(tǒng)的設(shè)計。DS89C450是硬件系統(tǒng)的核心，用于完成對GPl的控制操作和與計算機(jī)進(jìn)行通信等功能。由于GPl提供了8位數(shù)據(jù)總線和4位地址總線接口，操作時序符合通用微處理器的總線操作時序，使得GPl可作為DS89C450的外圍電路。
</font
